• 产品
  • 技术
  • 标准
  • 新闻
全部
  • 全部
  • 汽车连接器护套
技术
标准
新闻
当前位置: 首页>行业新闻>>线束加工流程详解

线束加工流程详解

来源:新闻平台作者:admin2020-12-13 21:46

一、硬件设计基本原则

1、速度与面积平衡和互换原则:一个设计如果时序余量较大,所能跑的频率远高于设计要求,能可以通过模块复用来减少整个设计消耗的芯片面积,这就是用速度优势换面积的节约;反之,如果一个设计的时序要求很高,普通方法达不到设计频率,那么可以通过数据流串并转换,并行复制多个操作模块,对整个设计采用“乒乓操作”和“串并转换”的思想进行处理,在芯片输出模块处再对数据进行“并串转换”。从而实现了用面积复制换取速度的提高。
2、硬件原则:理解HDL本质。
3、系统原则:整体把握。
4、同步设计原则:设计时序稳定的基本原则。


二、Verilog的分层建模

Verilog HDL 作为一种HDL语言,对系统行为的建模方式是分层次的。比较重要的层次有系统级(system)、算法级(Algorithm)、寄存器传输级(RTL)、逻辑级(Logic)、门级(Gate)、电路开关级(Switch)。


三、有关for循环

实际工作中,除了描述仿真测试激励(Testbench)时使用for循环语句外,极少在RTL级编码中使用for循环,这是因为for循环会被综合器展开为所有变量情况的执行语句,每个变量独立占用寄存器资源,不能有效的复用硬件逻辑资源,造成巨大的浪费。一般常用case语句代替。


四、关于if…else…和case

if…else…和case在嵌套描述时是有很大区别的,if…else…是有优先级的,一般来说,第一个if的优先级最高,最后一个else的优先级最低。而case语句是平行语句,它是没有优先级的,而建立优先级结构需要耗费大量的逻辑资源,所以能用case的地方就不要用if…else…语句。
补充:1.也可以用if…; if…; if…;描述不带优先级的“平行”语句。

0

评论

评论
相关推荐
立即获取技术支持
提供全天候客户服务支持
需要更多技术支持?
致电:400 820 6015